icysamon's blog

Verilog – 初めてのシグナル

コード

`timescale 1ns / 100ps

module tb1;
    logic signal;

    initial
        signal = 1;

endmodule

結果

icysamon

カテゴリー